《EDA技术与应用》课程整体教学设计
（2016 - 2017 学年 第2学期）
一、管理信息
|
课程名称：EDA技术与应用
|
|
课程代码：
|
学分：2
|
学时：60
|
|
课程类型： 专业选修课
|
授课对象：电子3151\3152
|
|
先修课程:数字电路、计算机基础、C语言
|
后修课程:电子产品开发，毕业设计
|
|
课程组成员签名：
李伟
2017年3 月1 日
|
|
专业（教研室）意见
专业主任(签字):
年 月 日
|
|
分院职教能力培训与测评评委会意见
分院评委(签字):
分院盖章
年 月 日
|
二、课程设计
1．课程目标
能力目标：
总体能力目标：
通过本课程的学习使学生基本掌握在EDA软件平台上，利用硬件描述语言HDL(Hardware Description Language)进行数字系统设计，完成系统的逻辑描述、逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合以及逻辑优化和仿真测试，最终下载到PLD器件中，实现既定的逻辑功能。
具体能力目标：
（1） 能用硬件描述语言（HDL）自顶向下设计数字系统；
（2） 能用Quartus II软件对数字系统进行设计与仿真；
（3） 能用Verilog HDL语言设计组合电路；
（4） 能用Verilog HDL语言设计时序电路以及常用接口电路；
（5） 能用Verilog HDL语言设计具体项目；
知识目标：
（1） 掌握PLD的工作原理；
（2） 掌握HDL语言的设计原理；
（3） 掌握Quartus II软件的使用方法；
（4） 掌握Verilog HDL语言的基本结构、语法规范、主要语句及其应用特点；
（5） 掌握Verilog HDL语言设计数字系统的方法与技巧；
其它目标：
(1) 自我学习能力的提高。
(2) 团队协作能力的提高。
(3) 培养学生发现问题的能力。
(4) 培养学生解决问题的能力。
2．课程教学活动设计
2．1课程内容设计
|
序号
|
模块（或项目）名称
|
学时
|
|
1
|
用GAL器件设计简单门电路
|
4
|
|
2
|
半加器全加器设计与验证
|
6
|
|
3
|
触发器的设计与验证
|
4
|
|
4
|
十进制计数器的设计与验证
|
4
|
|
5
|
流水灯、花样彩灯控制器设计与验证
|
6
|
|
6
|
数码管动态扫描电路的设计与验证
|
8
|
|
7
|
矩阵键盘扫描电路的设计与验证
|
8
|
|
8
|
频率计的设计
|
12
|
|
9
|
信号发生器的设计
|
10
|
|
合计
|
60
|
2．2能力训练项目设计
|
编号
|
能力训练
项目名称
|
学时
|
能力目标
|
主要支撑知识
|
训练方式
|
地点
|
结果
（可展示）
|
|
1
|
用GAL器件设简单门电路电路
|
4
|
能用ABEL软件编写程序
能用Proteus软件仿真GAL16V8器件
|
组合逻辑电路设计方法
PLD工作原理
GAL16V8器件编程方法
|
上机编程
|
单片机机房
|
学生编制的程序
|
|
2
|
半加器全加器设计与验证
|
6
|
能用Quartus II软件设计数字电路
能用Verilog HDL语言编写程序
|
组合逻辑电路设计方法
PLD工作原理
Verilog 基本语法
|
上机编程
|
单片机机房
|
学生编制的程序
|
|
3
|
触发器的设计与验证
|
4
|
能用Quartus II软件设计数字电路
|
时序电路设计方法
Verilog HDL语言语法结构
|
上机编程
|
单片机机房
|
学生编制的程序
|
|
4
|
十进制计数器的设计与验证
|
4
|
能用Quartus II软件设计数字电路
能用Verilog HDL语言编写程序
|
计数器（频率计）的工作原理
Verilog HDL语言语法结构
|
上机编程
|
单片机机房
|
学生编制的程序
|
|
5
|
流水灯、花样彩灯控制器设计与验证
|
6
|
能用Quartus II软件设计数字电路
能用Verilog HDL语言编写程序
|
状态机的设计原理
Verilog HDL语言语法结构
|
上机编程
|
单片机机房
|
学生编制的程序
|
|
6
|
数码管动态扫描电路的设计与验证
|
8
|
能用Quartus II软件设计数字电路
能用Verilog HDL语言编写程序
|
数码管动态扫描工作原理
Verilog HDL语言语法结构
|
上机编程
|
单片机机房
|
学生编制的程序
|
|
7
|
矩阵键盘扫描电路的设计与验证
|
8
|
能用Quartus II软件设计数字电路
能用Verilog HDL语言编写程序
|
矩阵键盘扫描方法
硬件去抖方法
Verilog HDL语言语法结构
|
上机编程
|
单片机机房
|
学生编制的程序
|
|
8
|
频率计的设计
|
12
|
能用Quartus II软件设计数字电路
能用Verilog HDL语言编写程序
|
频率计工作原理
Verilog HDL语言语法结构
|
上机编程
|
单片机机房
|
学生编制的程序
|
|
9
|
信号发生器的设计
|
10
|
能用Quartus II软件设计数字电路
能用Verilog HDL语言编写程序
|
DDS工作原理
Verilog HDL语言语法结构
|
上机编程
|
单片机机房
|
学生编制的程序
|
3．教学进度表
|
序号
|
周次
|
学时
|
单元标题
|
主要教学内容
|
教学组织形式
|
作业形式
|
|
1
|
1
|
4
|
EDA技术概述
|
1、EDA技术发展及其实现目标
2、硬件描述语言VHDL概述
3、基于VHDL的自顶向下设计方法
4、EDA技术与传统电子设计方法的比较
1、了解EDA技术发展历程、现状、技术特点、与传统电子设计方法的区别。
2、掌握基于HDL的自顶向下设计方法。
|
做中学，机房调试
|
网上提交
|
|
2
|
2
|
4
|
用GAL器件设计数字电路
|
1、 用Protel中的ABEL软件编写程序
2、 用用Protel中PLD设计功能编译程序并生成烧写文件
3、 能用Proteus软件仿真GAL16V8器件
4、 设计简单门电路、二进制计数器、十进制计数器、7段译码器
|
|
|
|
3
|
3
|
4
|
Verilog HDL编程基础
|
1、 Verilog HDL语言概述
2、Verilog HDL源程序的基本结构
3、 Verilog HDL语言的语法规范
4、 Verilog HDL语言的主要语句及其应用
掌握Verilog HDL源程序的基本结构、语法规范、主要语句及其应用特点。
5、用Verilog HDL语言设计组合逻辑电路，包括各类加法器、译码器、编码器、数据选择器等等。
6、用Verilog HDL语言设计时序电路，包括各类触发器、锁存器、移位寄存器、计数器、分频器等等。
|
做中学，机房调试
|
网上提交
|
|
4
|
4
|
4
|
|
5
|
5
|
4
|
|
6
|
6
|
4
|
|
7
|
7
|
4
|
常用数字电路的设计
|
1、用Verilog HDL语言设计流水彩灯、数码管动态扫描、键盘扫描等电路。
2、Quartus II软件安装
3、Quartus II项目设计流程
4、Quartus II软件的各种编辑器的使用方法
5、Quartus II项目开发流程的各个环节
6、掌握Quartus II的使用方法。
7、掌握基于源程序编辑方法与编译方式、仿真方法、逻辑综合与器件编程方法等设计开发流程。
|
做中学，机房调试
|
网上提交
|
|
8
|
8
|
4
|
|
9
|
9
|
4
|
|
10
|
10
|
4
|
|
11
|
11
|
4
|
|
12
|
12
|
4
|
|
13
|
13
|
4
|
数字系统的设计
|
典型数字系统的设计与实现，包括数字频率计、信号发生器两个典型数字系统的设计与仿真。
1、掌握数字系统的设计方法。
2、掌握用Quartus II对数字系统进行设计。
3、掌握用Quartus II对数字系统进行仿真分析。
|
做中学，机房调试
|
网上提交
|
|
14
|
14
|
4
|
|
15
|
15
|
4
|
|
16
|
16
|
4
|
|
17
|
17
|
4
|
三、教学材料
EDA技术实用教程--Verilog HDL版 潘松 黄继业 科学出版社 2010
四、第一次课设计
1. 与学生进行沟通，了解学生的学习基础，介绍专业课程的学习方法。
2. 介绍本学期所要完成的项目，主要的阶段，每个阶段对应课本的内容，及每个阶段的时间安排。告知学生，本课程的总体安排、教材的处理，上课的方式和要求、明确教学目标。
3. 考核方式：
第一次上课时主要告知学生每次课都很重要，课后的作业、回答问题情况、出勤情况等都作为平时成绩的重要组成部分，平时成绩占总成绩40%，期末考试占成总成绩60%。
4. 进入正题：
利用PLD进行简单组合逻辑电路的设计。
五、考核方案
（一）基本思路
1．本课程是编程基础类课程，理论的掌握非常重要，所以考核由平时成绩、期末考试两部分组成，具体比例：为平时成绩40%、期末成绩60%。
平时成绩组成，包括：考勤（20%）、作业(20%)、课堂表现（60%）。
期末成绩，开卷笔试，考试时间为90分钟。
(二)平时成绩的评分标准
|
项 目
|
评 分 标 准
|
|
考勤
|
旷课一次扣1分，无故迟到一次扣0.5分，直到全部扣完；
|
|
课堂表现
|
课堂表现主要包括课堂提问，课堂练习完成情况，对这二部分的综合表现进行评定，在上课过程中，老师会对学生在本次课中完成练习的速度和质量进行记录，以作为期末课堂表现分评定的依据。
|
|
作业
|
无故缺一次扣2分，剩下按每次作业的等级来评定；
|
